Xianfeng Jiang
Angestellt, 工程师, 建设银行总行信息管理部
北京, China
Werdegang
Berufserfahrung von Xianfeng Jiang
Bis heute 16 Jahre, seit Juli 2008
工程师
建设银行总行信息管理部
2 Jahre, Juli 2006 - Juni 2008
Digital circuit engineer
Qimonda (Infineon) Flash GmbH (Munich)
1. Modelling of flash architecture using SystemC 2. Design of sub blocks using VHDL, Verilog, and STA 3. Block level and full chip simulation and verification 4. Firmware development and debugging 5. Supporting design for analysis and wafer test
1 Jahr und 4 Monate, Okt. 2004 - Jan. 2006
Praktikant & Diplomand
Infineon Technologies AG (Munich)
Develop a Design Flows for a simple FPGA Architecture & Power Investigation on a FPGA with ASIC Methodologies
1 Jahr und 8 Monate, März 2003 - Okt. 2004
Student Worker
EECS, University Aachen
VLSI – Simulation and full custom Layout, and VHDL Programming for FPGAs)
1 Jahr und 9 Monate, Apr. 2001 - Dez. 2002
Student Worker
Institute for Automotive in University Aachen
Computer-Administrator
Ausbildung von Xianfeng Jiang
5 Jahre und 5 Monate, Sep. 2000 - Jan. 2006
Electronic Engineering and Information Engineering
University Aachen (RWTH Aachen Germany)
Information Technology and Communication Technology
Sprachen
Chinesisch
Muttersprache
Deutsch
Fließend
Englisch
Fließend