Angestellt, FPGA designer, DV LAB
Ruse, Bulgarien
Bis heute 22 Jahre und 5 Monate, seit Feb. 2002
DV LAB
Muttersprache
Grundlagen
-
Software-Ingenieur Embedded Systems
Lohmar
Elektrotechnik
Brüggen
Senior FPGA System Designer
München
Entwicklungsingenieur
Stuttgart
Leitender Elektronikingenieur
Espelkamp
Software/Hardware Design Engineer
Hamburg
Microelectronics and Microsystems Engineering
FPGA Designer
Moscow
Business Analyst/Account Coordinator
Toronto
Electronics & Instrumentation Engineer
Hyderabad
Reutlingen
Elektrotechnik und Informationstechnik
Hardware Design Engineer
Berlin
Masters in Communication Engineering (MSCE)
Munich
Digital IC-Designer
Düsseldorf
DRAM Design Engineer
Xi'an
Embedded System Designer
Freiburg im Breisgau
FPGA/DSP Designer - LTE
Campinas
Karlsruhe
---
Aachen
21 Mio. XING Mitglieder, von A bis Z
Nachname: